2014年1月26日 星期日
2014年1月14日 星期二
2014年1月1日 星期三
Guard Ring
1. guard ring可看成是一圈pick up的集合體,其作用可視為讓power及ground進入某個或某群devices區域的入水口(定出vdd/power及vss/ground的電位),假如guard ring圍得不紮實,或數量太少,便會使寄生的兩個bjt被turned on,即latch up的發生;反之,若圍上充足的guard ring時,則nwell及p substrate上的阻質便會因此變小,使得latch up的路徑被破壞,因而能阻止latch up的發生.通常我們也會使用double guard ring來防治latch up的發生.
2. 同時,某個,或某區域的device圍上guard ring,可以防止自己被別的device所干擾;也可以防止自己去干擾別的device.例如,在一個類比電路區塊內,若有電阻/電容置於其中,通常我們會在電阻/電容區域及其相近的mos devices區域分別打上其相對應type的guard ring或double guard ring,以防止他們互相干擾.同理,在類比電路與數位電路,或chip周邊等分界也常有此應用.
3. p type mos devices需圍n type guard ring, n type mos devices 需圍p type guard ring,即取其reverse biased 之意.其中pmos與p type guard ring的成份基本上應是同族的,大多為Si摻雜三價元素如硼(boron)製成;而nmos與n type guard ring則為摻雜五價元素如磷(phosphorus)或砷(arsenic)製成.
4. rule....就像樓上大大所說,每家foundry的rule都會不同;就算是同一家foundry,也會因其製程的不同而相異.如台積0.13,聯電0.13及chartered0.13的rule都不見得相同;而就台積本身來說,0.13和0.18的製程的rule也一定不會一樣,因為0.13的製程rule一定比較小.
5. ground通常指接地,即0電位.不過也曾遇過有的人把接負電壓或0電位皆以ground泛稱.不過總之ground指的通常是nmos的source及bulk在default時接的電位.
Latch Up
栓鎖效應 當VLSI線路密度增加, Latch-Up之故障模式於MOS VLSI中將愈來愈嚴重,且僅發生於 CMOS電路,所有COMS電路西寄生晶體管所引起的LATCH-UP問題稱之為SCR (SILICON-CONYROLLED RECTIFIER)LATCH-UP,在S1基體內CMOS中形成兩個雙截子晶體管P-N-P- N形式的路徑,有如一個垂直的P+-N-P與一個水平N+-P-N晶體管組合形成於CMOS反向器,如果電壓降過大或受到外界電壓、電流或光的觸發時,將造成兩個晶體管互相導過而短路,嚴重的話將使IC燒毀,故設計CMOS路防止LATCH-UP的發生是當前IC界最重要的課題。
訂閱:
文章 (Atom)